این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
International Journal of Information and Communication Technology Research (IJICT، جلد ۱، شماره ۳، صفحات ۴۵-۵۱
عنوان فارسی
چکیده فارسی مقاله
کلیدواژه‌های فارسی مقاله
عنوان انگلیسی Performance Analysis of Zero Crossing DPLL with Linearized Phase Detector
چکیده انگلیسی مقاله This work introduces a new structure of Zero Crossing Digital Phase Locked Loop with Arc Sine block (ASZCDPLL) to linearize the phase difference detection, and enhance the loop performance. The new loop has faster acquisition, less steady state phase error, and wider locking range as compared to the conventional ZCDPLL. The locking range improvement and faster acquisition have been confirmed through simulation. The loop has been implemented and tested in real time using Texas Instruments TMS320C6416 DSP development kit.
کلیدواژه‌های انگلیسی مقاله
نویسندگان مقاله | Qassim Nasir
Department of Electrical and Computer Engineering University of Sharjah Sharjah , UAE


| Saleh AI-Araji
Communication Engineering Department Khalifa University of Science, Technology and Research Sharjah , UAE
نشانی اینترنتی http://ijict.itrc.ac.ir/browse.php?a_code=A-10-27-255&slc_lang=en&sid=1
فایل مقاله اشکال در دسترسی به فایل - ./files/site1/rds_journals/417/article-417-1212545.pdf
کد مقاله (doi)
زبان مقاله منتشر شده en
موضوعات مقاله منتشر شده فناوری ارتباطات
نوع مقاله منتشر شده پژوهشی
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات