این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
Iranian Journal of Electrical and Electronic Engineering، جلد ۵، شماره ۴، صفحات ۲۲۳-۲۲۹
عنوان فارسی
چکیده فارسی مقاله
کلیدواژه‌های فارسی مقاله
عنوان انگلیسی Nonlinear optimized Fast Locking PLLs Using Genetic Algorithm
چکیده انگلیسی مقاله Abstract— This paper presents a novel approach to obtain fast locking PLL by embedding a nonlinear element in the loop of PLL. The nonlinear element has a general parametric Taylor expansion. Using genetic algorithm (GA) we try to optimize the nonlinear element parameters. Embedding optimized nonlinear element in the loop shows enhancements in speed and stability of PLL. To evaluate the performance of the proposed structure, various tests performed and results compared with standard phase locked loop. The tests and results show the superior performance of the proposed PLL.
کلیدواژه‌های انگلیسی مقاله PLL, Genetic Algorithm, Nonlinear Element,Fast lock
نویسندگان مقاله h میار نعیمی | h miar naimi


m ذبیحی | m. zabihi


نشانی اینترنتی http://ijeee.iust.ac.ir/browse.php?a_code=A-10-175-1&slc_lang=en&sid=en
فایل مقاله فایلی برای مقاله ذخیره نشده است
کد مقاله (doi)
زبان مقاله منتشر شده en
موضوعات مقاله منتشر شده 2-Analog Circuits
نوع مقاله منتشر شده Research Paper
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات