این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
Iranian Journal of Electrical and Electronic Engineering، جلد ۵، شماره ۳، صفحات ۱۸۰-۱۸۴
عنوان فارسی
چکیده فارسی مقاله
کلیدواژه‌های فارسی مقاله
عنوان انگلیسی Low-Power Adder Design for Nano-Scale CMOS
چکیده انگلیسی مقاله A fast low-power 1-bit full adder circuit suitable for nano-scale CMOS implementation is presented. Out of the three modules in a common full-adder circuit, we have replaced one with a new design, and optimized another one, all with the goal to reduce the static power consumption. The design has been simulated and evaluated using the 65 nm PTM models.
کلیدواژه‌های انگلیسی مقاله
نویسندگان مقاله s r طالبیان | s r talebiyan


s حسینی خیاط | s hosseini khayat


نشانی اینترنتی http://ijeee.iust.ac.ir/browse.php?a_code=A-10-3-93&slc_lang=en&sid=en
فایل مقاله فایلی برای مقاله ذخیره نشده است
کد مقاله (doi)
زبان مقاله منتشر شده en
موضوعات مقاله منتشر شده 2-Integrated Circuits: Digital, Analog
نوع مقاله منتشر شده Short Paper
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات