این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
هوش محاسباتی در مهندسی برق، جلد ۱۱، شماره ۳، صفحات ۲۵-۳۶
عنوان فارسی طراحی و بهینه‌سازی یک تمام جمع‌کنندۀ تقریبی مبتنی بر ترانزیستورهای نانولولۀ کربنی و بررسی کاربرد آن در پردازش تصویر دیجیتال
چکیده فارسی مقاله با توجه به افزایش چشمگیر حجم داده‌های پردازشی و نیاز به سرعت بیشتر در پردازش آنها، به استفاده از روش‌های نوین در طراحی مدارهای دیجیتال توجه شده است. نظر به اهمیت مصرف توان در وسایل الکترونیکی، طراحی مدارهایی ضروری است که به کاهش مصرف توان، مساحت و نیز افزایش سرعت پردازنده‌ها منجر شود. استفاده از محاسبات تقریبی در کنار ترانزیستورهای نانولولۀ کربنی، یکی از روش‌های مطرح‌شده در این حوزه است. با توجه به اهمیت مدارهای جمع‌کننده در پردازنده‌های پردازش سیگنال دیجیتال، در این مقاله یک مدار تمام جمع‌کنندۀ تقریبی با استفاده از ترانزیستورهای CNTFET مدل استنفورد 32 نانومتر طراحی شده که ازنظر پارامترهای توان، تأخیر، حاصل‌ ضرب توان در تأخیر و تعداد ترانزیستورها بهینه‌سازی شده است. مقایسۀ این مدار با مدارهای پیشنهادشده در سال‌های اخیر با استفاده از نرم‌افزار HSPICE انجام شده است. نتایج نشان دادند تأخیر طرح پیشنهادی دارای کمترین مقدار با بهبود حداکثر 87% در معیار حاصل ضرب توان در تأخیر است. همچنین نتایج شبیه‌سازی در خازن‌های بار، ولتاژهای تغذیه و تغییرات فرآیندی نشان‌دهندۀ عملکرد پذیرفتنی طرح پیشنهادی در شرایط گوناگون است. برای بررسی بهتر عملکرد تمام جمع‌کنندۀ پیشنهادی از کاربرد پردازشی مقاوم به خطای جمع تصاویر در نرم‌افزار متلب استفاده شده است.
کلیدواژه‌های فارسی مقاله
عنوان انگلیسی Design and optimization of an Approximate Full-adder Based on CNTFETs and its application in image processing
چکیده انگلیسی مقاله Novel digital circuit design methods are vital due to the significant increase in data that requires fast processors. No doubt, power consumption is an essential factor in electronic devices. Hence, the design of low-power, area-efficient, and high-performance circuits is crucial. Approximate computing as a promising method for designing efficient circuits in addition to applying CNTFETs can be an excellent solution for the concerns mentioned above. In this article, according to the full adder’s importance in DSP processors, a new approximate full adder based on 32nm Stanford CNTFET model is proposed and optimized in terms of power consumption, delay, PDP, and the number of transistors. HSPICE is applied to compare this new design with state-of-art articles. The simulation results indicate that the proposed design has not only the least delay but also shows an 87% improvement in PDP achieved. Various simulations applying different load capacitors, supply voltages, and process variations demonstrate the acceptable functionality of proposed approximate full-adder in different situations. Image addition simulation using MATLAB is applied to assess the performance of the proposed design in a real error-resilient application.
کلیدواژه‌های انگلیسی مقاله
نویسندگان مقاله محمدرضا رشادی نژاد |
گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران

سید عرفان فاطمیه |
گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران

زهرا داوری شلمزاری |
گروه معماری کامپیوتر، دانشکده مهندسی کامپیوتر- دانشگاه اصفهان- اصفهان- ایران

نشانی اینترنتی http://isee.ui.ac.ir/article_24719_5cdaeb0fbea8497ab8670a21eec5ee97.pdf
فایل مقاله اشکال در دسترسی به فایل - ./files/site1/rds_journals/1306/article-1306-2460110.pdf
کد مقاله (doi)
زبان مقاله منتشر شده fa
موضوعات مقاله منتشر شده
نوع مقاله منتشر شده
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات