این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
Iranian Journal of Electrical and Electronic Engineering، جلد ۱۸، شماره ۲، صفحات ۲۲۴۵-۲۲۴۵
عنوان فارسی
چکیده فارسی مقاله
کلیدواژه‌های فارسی مقاله
عنوان انگلیسی Static Timing Analysis for Critical Path Identification in Ternary Logic Circuits
چکیده انگلیسی مقاله In this article, a critical path identification method is proposed for ternary logic circuits. The considered structure for the ternary circuits is based on 2:1 multiplexers. Sensitization conditions for the employed ternary multiplexers are introduced. Moreover, static timing analysis and dynamic programming are utilized in the identification of true and false paths of the circuit for obtaining more realistic results in a reasonable time. An event-driven simulation engine is also developed for confirming the sensitization state of the identified paths. Some ternary arithmetic logic circuits are designed to depict the effectiveness of the proposed identification method. Simulation results show the correctness and efficiency of the proposed method.
کلیدواژه‌های انگلیسی مقاله Critical Path, False Path, Multiplexer, Static Timing Analysis, Ternary Logic.
نویسندگان مقاله | S. Abolmaali
Electrical and Computer Engineering Department, Semnan University, Semnan, Iran.
نشانی اینترنتی http://ijeee.iust.ac.ir/browse.php?a_code=A-10-3012-3&slc_lang=en&sid=1
فایل مقاله فایلی برای مقاله ذخیره نشده است
کد مقاله (doi)
زبان مقاله منتشر شده en
موضوعات مقاله منتشر شده 2-VLSI
نوع مقاله منتشر شده Research Paper
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات