این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
علوم و فناوری دریا، جلد ۲۴، شماره ۹۴، صفحات ۱-۱۲
عنوان فارسی پیاده سازی و بهینه سازی سخت افزاری بلوک ره‌گیر در گیرنده های GPS باند پایه مبتنی بر FPGA و آزمون تحمل خرابی آن
چکیده فارسی مقاله در گیرنده‌های GPS، با توجه به ساختار سیگنال ارسالی و تاثیر گذاری عوامل فیزیکی بر روی آن که باعث کاهش شدید توان سیگنال دریافتی می‌گردد، از بلوک‌های مختلفی برای استخراج و بازیابی داده‌های ماهواره، استفاده می‌شود. دو بلوک ابتدایی به ترتیب بلوک ردگیری و بلوک ره‌گیری نام دارند. بلوک ردگیری به منظور تخمین زدن ساده فرکانس داپلر و فاز کد عمل می‌کند و بلوک ره‌گیری عمل دنبال کردن سیگنال ماهواره برای استخراج داده‌های ناوبری را انجام می‌دهد. قفل ماندن حلقه‌های PLL و DLL این بلوک بر روی سیگنال دریافتی در شرایط سختی همچون سیگنال ضعیف، حرکت شتابدار و ... امر مهمی است. از این رو، در حالت‌هایی که حلقه‌ها باز می‌شوند و فرکانس داپلر و فاز کد سیگنال دریافتی را گم می‌کنند، بسته به قابلیت‌ها و امکانات تعبیه شده در این بلوک، مدت زمان بسته شدن دوباره این حلقه‌ها، یکی از امتیازات ویژه برای این بلوک به حساب می‌آید. در این مقاله، به پیاده‌سازی بهینه شده سخت‌افزاری بلوک ره‌گیری مبتنی بر FPGA ‌پرداخته شده و به صورت عملی و با پیاده‌سازی سخت‌افزاری، سرعت بسته شدن حلقه‌های موجود در این بلوک و دنبال کردن سیگنال را ارزیابی می‌نماییم.
کلیدواژه‌های فارسی مقاله GPS، FPGA، فیلتر کالمن،
عنوان انگلیسی Implementation a tracker hardware block of GPS receivers on FPGA and failure test
چکیده انگلیسی مقاله In GPS receivers, due to the structure of the transmitted signal and the influence of physical factors on it, which greatly reduces the received signal power, different blocks are used to extract and retrieve satellite data. The first two blocks are called the acquisition block and the tracking block, respectively. The acquisition block operates to simplify the estimation of Doppler frequency and the code phase, and the tracking block performs the tracking of the satellite signal to extract the navigation data. Locked the PLL and DLL loops of this block on the received signal under critical conditions such as weak signal, accelerated movement, etc. is very important. Therefore, in cases where the loops open and lose the Doppler frequency and phase code of the received signal, depending on the capabilities embedded in the block, the duration of the loops being re-closed is one of the special privileges for this block. This paper deals with hardware implementation of FPGA-based optimized tracking block and evaluates the speed of closing the loops in the block and following the signal with the practical implementation of the hardware.
کلیدواژه‌های انگلیسی مقاله GPS, FPGA, فیلتر کالمن
نویسندگان مقاله سید محمدرضا موسوی میرکلائی |
استاد دانشکده مهندسی برق، دانشگاه علم و صنعت ایران

علی رضا رمضانی |
دانشجوی کارشناسی ارشد، دانشکده مهندسی برق، دانشگاه علم و صنعت ایران

نشانی اینترنتی http://navy.iranjournals.ir/article_43433_0880848d23712c200576bbea2a6b60ef.pdf
فایل مقاله فایلی برای مقاله ذخیره نشده است
کد مقاله (doi)
زبان مقاله منتشر شده fa
موضوعات مقاله منتشر شده
نوع مقاله منتشر شده
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات