این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
International Journal of Nonlinear Analysis and Applications، جلد ۱۲، شماره Special Issue، صفحات ۱۲۲۹-۱۲۴۲
عنوان فارسی
چکیده فارسی مقاله
کلیدواژه‌های فارسی مقاله
عنوان انگلیسی Design of MOESI protocol for multicore processors based on FPGA
چکیده انگلیسی مقاله Today’s multi-core processors are built by all processor manufacturers for computers, cell phones, and other embedded systems. For all computer engineers, designing and researching the hardware architecture of multicore systems is critical. The type of cache coherence protocol employed on a multi-core computer has a direct impact on execution time, latency, and power consumption. Because it is a good example of a CPU, a 32-bit MIPS processor was chosen. With the addition of our prior work, an advanced special circuit was created using VHDL coding and ISE Xilinx software to implement it. One protocol was utilized in this design, the MOESI (Modify, Owned, Exclusive, Shared, and Invalid) protocol. The result of the test was obtained using a test bench, and they revealed that all of the protocols’ states were operational.
کلیدواژه‌های انگلیسی مقاله MEOSI protocol, Multicore processor, VHDL, MIPS, FPGA
نویسندگان مقاله Raed K Ibrahim |
Al-Farahidi University, Baghdad, Iraq

Laith F Jumma |
MID, Al-Esraa University College, Baghdad, Iraq

Ibrahim A Amory |
MID, Al-Esraa University College, Baghdad, Iraq

Aqeel Al-Hilali |
MID, Al-Esraa University College, Baghdad, Iraq

نشانی اینترنتی https://ijnaa.semnan.ac.ir/article_5629_cce29407a9b7b24b8bbd34a5b86a3b11.pdf
فایل مقاله فایلی برای مقاله ذخیره نشده است
کد مقاله (doi)
زبان مقاله منتشر شده en
موضوعات مقاله منتشر شده
نوع مقاله منتشر شده
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات