این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
هوش محاسباتی در مهندسی برق، جلد ۱۴، شماره ۲، صفحات ۴۷-۶۴
عنوان فارسی ارائۀ یک ساختار خطاپذیر مبتنی بر تقاضا برای معماری سه‌بعدی شبکه‌های بی‌سیم روی تراشه
چکیده فارسی مقاله در معماری شبکه روی تراشه، ساختار سیمی و ارتباطات چندگامی باعث افزایش توان مصرفی و تأخیر می‌شود. ترکیب رسانۀ سیمی برای انتقال منظم و رسانۀ بی‌سیم با پهنای ‌باند بالا برای برقراری ارتباطات چندگامی، روشی برای کاهش تأخیر و توان مصرفی است. در شبکه بی‌سیم روی تراشه، گرههای بی‌سیم به دلیل پیچیدگی و استفادۀ نسبتاً زیاد از آنها، مستعد بروز خطا هستند. همچنین، به دلیل اشتراک‌گذاری آنها بین چندین گره، در معرض ازدحام قرار دارند؛ اما وظیفۀ آنها، بالابردن بهره‌وری است؛ با این حال، وجود گرههای بی‌سیم در شبکه‌های بی‌سیم روی تراشه، هزینه و مساحت را افزایش می‌دهد؛ بنابراین، یافتن یک ساختار بهینه برای ارتباط بین هسته‌ها ضروری است. در این مقاله، یک معماری سه‌بعدی جدید برای شبکۀ بی‌سیم روی تراشه ارائه شده که دارای دوسطح است. با توجه به محل خطا در سطح دوم، مسیریاب‌های بی‌سیم در سطح اول به عناصر پردازشی اختصاص داده می‌شوند. از ماتریس تقاضا برای بهینه‌سازی الگوهای مختلف ترافیک استفاده می‌شود. کارایی معماری سه‌بعدی تحت الگوهای ترافیکی مختلف مقایسه شده است. نتایج به‌دست‌آمده نشان می‌دهند ساختار ارائه‌شده دارای عملکرد نسبتاً مطلوبی است و قابلیت اطمینان شبکه را افزایش می‌دهد.
کلیدواژه‌های فارسی مقاله ازدحام، شبکه روی تراشه، شبکۀ بی‌سیم روی تراشه، قابلیت اطمینان،
عنوان انگلیسی Developing a Fault-Tolerant Demand-Based Structure for 3D Wireless Networks on Chip Architecture
چکیده انگلیسی مقاله In Network-on-Chip architecture, wired structure and multi-step communication increase consumption power and latency. Combining wired media for a regular transmission and high-bandwidth wireless media for multi-step communication is a way to reduce latency and consumption of power. Wireless nodes are prone to error in on-chip wireless networks due to their complexity and relatively high usage; they are also crowded due to their sharing between several nodes, but their job is to increase efficiency. However, the presence of wireless nodes in wireless networks on the chip increases the cost and area. Therefore, finding an optimal structure for communication between cores is necessary. In this paper, a new three-dimensional architecture for a Wireless Network on Chip is presented, which has two levels; depending on the location of the error in the second level, the wireless routers in the first level are assigned to the processing elements. The demand matrix is used to optimize different traffic patterns. The performance of 3D architecture has been compared under different traffic patterns. The obtained results show that the proposed structure has a relatively good performance and increases the network's reliability.
کلیدواژه‌های انگلیسی مقاله ازدحام, شبکه روی تراشه, شبکۀ بی‌سیم روی تراشه, قابلیت اطمینان
نویسندگان مقاله مهلا محمودزاده |
دانشجوی کارشناسی ارشد- گروه مهندسی کامپیوتر- دانشگاه شهید باهنر کرمان- کرمان- ایران

وحید ستاری نائینی |
دانشیار- گروه مهندسی کامپیوتر- دانشگاه شهید باهنر کرمان- کرمان- ایران

نشانی اینترنتی https://isee.ui.ac.ir/article_27257_a3ad7b06afb275617046f41b7e217143.pdf
فایل مقاله فایلی برای مقاله ذخیره نشده است
کد مقاله (doi)
زبان مقاله منتشر شده fa
موضوعات مقاله منتشر شده
نوع مقاله منتشر شده
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات