این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
هوش محاسباتی در مهندسی برق، جلد ۱۵، شماره ۴، صفحات ۱-۱۰
عنوان فارسی طراحی سلول حافظۀ SRAM با انرژی مصرفی کم و قابلیت محاسبه در حافظه برای اجرا شبکه‌های عصبی
چکیده فارسی مقاله در این مقاله یک سلول حافظۀ دسترسی تصادفی ایستا (SRAM) جدید 9 ترانزیستوری ارائه شده است. در این سلول حافظه، با جداسازی فرآیندهای خواندن از نوشتن، تقابل ذاتی بین این دو فرآیند که در ساختارهای مرسوم وجود دارد، حل شده است. سلول پیشنهادی توانایی اجرای محاسبات در حافظه را دارا است. برای افزایش حاشیۀ نویز نوشتن در ساختار پیشنهادی، از شیوۀ شناورسازی گرۀ داده استفاده شده است. این امر سبب جلوگیری از تقابل ترانزیستورها هنگام نوشتن داده در سلول می‌شود. همچنین، به منظور حل مشکل نوشتن ناخواسته در سلول­های نیمه‌انتخابی، سیگنال­بندی سطری و ستونی در طرح پیشنهادی در نظر گرفته شده است. برای ارزیابی کاربردی عملکرد سلول پیشنهادی، ساختار شبکۀ عصبی LeNet-5 دودویی‌شده با بهره‌گیری از قابلیت محاسباتی سلول SRAM پیشنهادی شبیه‌سازی شده است. در این راستا، با بهره­گیری از امکان محاسبۀ منطق‌های AND/NAND و OR/NOR و ترکیب آن­ها برای اجرای گیت XNOR در ساختار پیشنهادی، لایه­های متفاوت شبکۀ LeNet-5 پس از شبیه‌سازی در سطح مداری، به طور کامل به یکدیگر متصل می‌شوند و ساختار اجرا می­شود. نتایج نشان می‌دهد میزان انرژی مصرفی ساختار پیشنهادی در مقایسه با ساختارهای مقایسه‌شده تا 46 درصد کمتر است.
کلیدواژه‌های فارسی مقاله سلول حافظۀ SRAM،شبکۀ عصبی،محاسبه در حافظه،انرژی مصرفی،
عنوان انگلیسی Design of A Low-Energy SRAM Cell Capable of Performing In-memory Computations with Application in Neural Networks
چکیده انگلیسی مقاله This paper proposed a novel 9T SRAM cell. The key idea is to separate the write and read operations, resolving the inherent conflict in conventional cells like 6T SRAM cells. Moreover, this cell is capable of performing in-memory computation as well. In this design, the data node is floated during the write operation to improve the write margin, ensuring a non-conflicting write operation within the cell. Moreover, to overcome the half-select issue, the design employs both row-based and column-based signaling. The performance of the proposed cell in an actual application is evaluated by simulating the LeNet-5 neural network structure. Based on the computational capabilities of the proposed cell, based on the in-memory AND/NAND and OR/NOR Boolean logic functions and the combination of them to perform XNOR logic, the layers of the binarized LeNet-5 network are implemented after circuit-level simulation. The results demonstrate that the energy consumption of the proposed cell is significantly reduced by up to 46% compared to other existing structures.
کلیدواژه‌های انگلیسی مقاله سلول حافظۀ SRAM,شبکۀ عصبی,محاسبه در حافظه,انرژی مصرفی
نویسندگان مقاله سید حسن هادی نعمتی |
کارشناسی ارشد، دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران، ایران

نیما اسلامی |
دانشجوی دکتری، دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران، ایران

محمدحسین معیری |
دانشیار، گروه الکترونیک، دانشکده مهندسی برق، دانشگاه شهید بهشتی، تهران، ایران

نشانی اینترنتی https://isee.ui.ac.ir/article_28976_ac949a9af719dc7b5e003eecdba993d5.pdf
فایل مقاله فایلی برای مقاله ذخیره نشده است
کد مقاله (doi)
زبان مقاله منتشر شده fa
موضوعات مقاله منتشر شده
نوع مقاله منتشر شده
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات