این سایت در حال حاضر پشتیبانی نمی شود و امکان دارد داده های نشریات بروز نباشند
پردازش علائم و داده ها، جلد ۱۵، شماره ۱، صفحات ۱۲۷-۱۳۸
عنوان فارسی ضرب کننده و ضرب-جمع کننده بهینه پیمانه ۲n+۱ برای پردازنده سیگنال دیجیتال
چکیده فارسی مقاله یکی از مهم ترین عملیات پردازنده های سیگنال دیجیتال فیلتر کردن می باشد که معادل عملیات جمع و ضرب متوالی است. ادغام دو واحد ضرب کننده و جمع کننده ی موجود در ساختار این پردازنده ها منجر به ایجاد یک واحد جدید به نام ضرب-جمع کننده می شود. جهت بهبود کارایی واحد ضرب-جمع کننده، می توان از سیستم های اعداد مانده ای بهره گرفت. این سیستم به دلیل انجام عملیات به صورت موازی روی پیمانه ها و محدود کردن انتشار رقم نقلی به داخل هر پیمانه، سرعت و توان مصرفی مدارهای محاسباتی مانند ضرب-کننده و ضرب-جمع کننده را بهبود می بخشند. از میان مجموعه پیمانه ی {2n+1,2n,2n-1}، مدارهای پیمانه ی 1+2n به دلیل نیاز به مسیر داده ی (n+1) بیتی، مسیر بحرانی خواهند بود. در این مقاله، ابتدا یک واحد ضرب-جمع کننده برای پیمانه ی 2n+1 ارائه شده و سپس، برای بهبود بیشتر کارایی از روش خط لوله  و چند-ولتاژی  استفاده می شود. نتایج شبیه سازی بیانگر بهبود تأخیر، توان مصرفی و PDP  مدارهای پیشنهادی بدون کاهش کارایی نسبت به مدارهای موجود است.
کلیدواژه‌های فارسی مقاله
عنوان انگلیسی Efficient Modulo 2n+1 Multiply and MAC Units Specified for DSPs
چکیده انگلیسی مقاله Filtering which consists of multiple addition and multiplication operations is one of the most fundamental operation of Digital Signal Processors (DSPs). By combining multiply and add units, new structure named MAC (Multiply and ACcumulate) unit is provided. In order to improve the efficiency of the MAC unit, Residue Number System (RNS) could be utilized. This number system improves speed and power consumption of arithmetic circuits like multiply and MAC units as it offers parallel arithmetic operations on each moduli and confines carry propagation to each moduli. Among {2n+1,2n,2n-1} moduli set, modulo 2n+1 circuits are the critical path due to (n+1)-bit wide data path. In this article at first, a MAC unit for modulo 2n+1 is proposed and then for further improvement, pipeline and multi-voltage techniques are utilized. Simulation results indicate significant speed, power consumption and PDP (Power Delay Product) improvements for proposed pipeline circuits compared to existing circuits without declining efficiency.
کلیدواژه‌های انگلیسی مقاله
نویسندگان مقاله نگار اکبرزاده | Negar Akbarzadeh
Shahid Beheshti University
دانشگاه شهید بهشتی

سمیه تیمارچی | Somayeh Timarchi
Shahid Beheshti University
دانشگاه شهید بهشتی

نشانی اینترنتی http://jsdp.rcisp.ac.ir/browse.php?a_code=A-10-1023-1&slc_lang=fa&sid=1
فایل مقاله اشکال در دسترسی به فایل - ./files/site1/rds_journals/1315/article-1315-643348.pdf
کد مقاله (doi)
زبان مقاله منتشر شده fa
موضوعات مقاله منتشر شده مقالات پردازش تصویر
نوع مقاله منتشر شده کاربردی
برگشت به: صفحه اول پایگاه   |   نسخه مرتبط   |   نشریه مرتبط   |   فهرست نشریات